RISC-V处理器与片上系统设计：基于FPGA与云平台的实验教程

反侵权盗版声明

参考文献

B.6 测试数据

B.5.7 score模块的使用

B.5 程序设计详解

B.4 任务设计

B.3 硬件设计

B.2 设计要求

B.1 硬件设备概述

附录B 基于Nexys A7贪吃蛇游戏的设计与实现

A.2 Ubuntu Linux操作系统安装

A.1 虚拟机的安装

附录A 虚拟机与Ubuntu Linux操作系统的安装

6.4 完成RT-Thread实时操作系统的编译与运行

6.3 RT-Tread的UART驱动结构分析、移植及应用

6.2 移植RT-Thread实时多任务操作系统的原理

6.1 SiFive Freedom Studio集成开发调试环境安装与介绍

第6章 RT-Thread实时多任务操作系统的原理与应用

5.3 ezchip SoC在线设计云平台

5.2 Coffee-HDL语言简介

5.1 SiFive E21处理器

第5章 SiFive E21处理器和SoC设计云平台的原理与实验

4.4 SiFive Freedom E300在Nexys A7上的开发流程

4.3 SiFive Freedom E300平台架构介绍

4.2 Chisel HCL简介

4.1 Verilog HDL简介

第4章 SiFive Freedom E300 SoC的原理与实验

3.2 Xilinx Vivado集成环境安装与开发流程

3.1 Xilinx FPGA概述与设计流程

第3章 现场可编程逻辑门阵列（FPGA）设计流程

2.11 RISC-Ⅴ指令列表

2.10 RISC-Ⅴ未来的扩展子集

2.9 调试规范

2.8 中断和异常

2.7 特权模式

2.6 内存模型

2.5 地址空间与寻址模式

2.4 寄存器列表

2.3 指令格式

2.2 RISC-Ⅴ架构特性

2.1 引言

第2章 RISC-Ⅴ指令集体系架构介绍

1.4 SiFive研发团队技术沿革

1.3 RISC-Ⅴ的生态系统

1.2 RISC-Ⅴ基金会成长的历史

1.1 RISC-Ⅴ发明团队与历史

第1章 RISC-Ⅴ的历史和机遇

前 言

序 二

序 一

推荐语（按反馈时间排序）

内容简介

版权信息

作者简介

封面

封面

作者简介

版权信息

内容简介

推荐语（按反馈时间排序）

序 一

序 二

前 言

第1章 RISC-Ⅴ的历史和机遇

1.1 RISC-Ⅴ发明团队与历史

1.2 RISC-Ⅴ基金会成长的历史

1.3 RISC-Ⅴ的生态系统

1.4 SiFive研发团队技术沿革

第2章 RISC-Ⅴ指令集体系架构介绍

2.1 引言

2.2 RISC-Ⅴ架构特性

2.3 指令格式

2.4 寄存器列表

2.5 地址空间与寻址模式

2.6 内存模型

2.7 特权模式

2.8 中断和异常

2.9 调试规范

2.10 RISC-Ⅴ未来的扩展子集

2.11 RISC-Ⅴ指令列表

第3章 现场可编程逻辑门阵列（FPGA）设计流程

3.1 Xilinx FPGA概述与设计流程

3.2 Xilinx Vivado集成环境安装与开发流程

第4章 SiFive Freedom E300 SoC的原理与实验

4.1 Verilog HDL简介

4.2 Chisel HCL简介

4.3 SiFive Freedom E300平台架构介绍

4.4 SiFive Freedom E300在Nexys A7上的开发流程

第5章 SiFive E21处理器和SoC设计云平台的原理与实验

5.1 SiFive E21处理器

5.2 Coffee-HDL语言简介

5.3 ezchip SoC在线设计云平台

第6章 RT-Thread实时多任务操作系统的原理与应用

6.1 SiFive Freedom Studio集成开发调试环境安装与介绍

6.2 移植RT-Thread实时多任务操作系统的原理

6.3 RT-Tread的UART驱动结构分析、移植及应用

6.4 完成RT-Thread实时操作系统的编译与运行

附录A 虚拟机与Ubuntu Linux操作系统的安装

A.1 虚拟机的安装

A.2 Ubuntu Linux操作系统安装

附录B 基于Nexys A7贪吃蛇游戏的设计与实现

B.1 硬件设备概述

B.2 设计要求

B.3 硬件设计

B.4 任务设计

B.5 程序设计详解

B.5.7 score模块的使用

B.6 测试数据

参考文献

反侵权盗版声明