2.4 功率场效应晶体管

2.4.1 功率场效应晶体管结构与工作原理

1．基本结构与工作原理

功率场效应晶体管简称功率MOSFET。它是一种单极型的电压控制器件，不但有自关断能力，而且有驱动功率小、工作速度高、无二次击穿问题、安全工作区宽等优点。

为了说明功率MOSFET的结构特点和工作原理，首先要说明场效应器件的基本结构和工作原理。图2-45所示为N沟道MOSFET的结构示意图。由于输出电流是由栅极通过金属（M）—氧化膜（O）—半导体（S）系统进行控制的，所以这种结构被称做MOS结构。在MOSFET中，只有一种载流子（N沟道时是电子，P沟道时是空穴）从源极（S）出发至漏极（D）流出。

图2-46所示为MOSFET的模拟结构，在栅极电压为零（UGS=0）时，漏极与源极间的PN结状态和普通二极管一样为反向偏置状态，此时即使在漏极-源极之间施加电压也不会造成P区内载流子的移动，即器件保持关断状态。我们把这种正常关断型的MOSFET称为增强型，如图2-46（a）所示。

如果在栅极G上加正向电压（UGS＞0），就会在栅极下面的硅表面上出现耗尽区，接着就出现负电荷（电子），硅的表面从P型反型成N型，如图2-46（b）所示。此时，电子从源极移动到漏极形成漏极电流ID，我们把导电的反型层称做沟道。如果在栅极上加反向电压（UGS＜0）时，则与上述情况相反，在栅极下面的硅表面上因感应而产生空穴，如图2-46（c）所示，故没有ID电流流过。

从图2-45中可以看出，传统的MOSFET结构是把源极、栅极、漏极都安装在硅片的同一侧面上，因而MOSFET中的电流是横向流动的，电流容量不可能太大。要想获得大功率，必须有很高的沟道宽长比（W/L），而沟道长度L受制版和光刻工艺的限制不可能做得很小，因而只好增加管芯面积，这是不经济的甚至是难以实现的。因而，MOSFET器件始终停留在小功率范围内，难以步入大功率应用领域。

根据载流子的性质，可将MOSFET器件分为N沟道和P沟道两种类型。它们的图形符号如图2-47所示。图中，箭头表示载流子移动的方向。图2-47（a）为N沟道MOSFET，电子流出源极；图2-47（b）为P沟道MOSFET，空穴流出源极。

2．大功率VMOSFET

功率MOSFET主要可解决MOSFET器件大电流、高电压的问题，以提高其功率。为此，采用GTR垂直导电结构，从而产生了VMOSFET。根据结构形式的不同，VMOSFET又分为VVMOSFET和VDMOSFET两种基本类型。

1）VVMOSFET

VVMOSFET结构是美国雷达半导体公司在1975年首先提出的，其结构示意图如图2-48所示。它是在N+型高掺杂浓度的硅片衬底上外延生长N-型漂移区，在N-高阻漂移区内有选择地扩散出P型沟道体区，再在P型沟道体区内有选择地扩散N+源区，利用各向异性腐蚀技术刻蚀出V形槽，槽底贯穿过P型体区。在V形槽的槽壁处形成金属-氧化物-半导体系统。N+型和N-型区共同组成器件的漏区，漏区与体区的交界面是漏区PN结，体区与源区的交界面是源区PN结。由于源区和体区总是被短路在一起由源极引线引出的，因此源区PN结是处于零偏置状态，漏区PN结处于反向偏置状态。当在栅极上加以适当的电压时，由于表面电场效应就会在P型体区靠近V形槽壁的表面附近形成N型反型层，成为沟通源区和漏区的导电沟道。这样，电流从N+区源极出发，经过沟道流到N-漂移区，然后垂直地流到漏极，首次改变了MOSFET电流沿表面水平方向流动的传统概念，实现了垂直导电。这一从横到纵、从水平到垂直的改变，是MOS功率器件的重大突破，这一突破为解决大电流技术难题奠定了基础。从结构上说，由于漏极是安装在硅片衬底上的，因此不仅充分利用了硅片面积而且实现了垂直传导电流，可以获得大的电流容量。在器件间设置的N-型漂移区不仅提高了耐压还减小了栅电容。双重扩散技术精确地控制了短沟道，从而使沟道电阻值降低。使VVMOSFET的工作频率和开关速度大大提高。在芯片背面安装漏极可以做到高度集成化。但是V形槽沟道的底部容易引起电场集中，故继续提高耐压能力有困难，为此又将槽底改为平的，称这种结构为U形槽MOSFET。

2）VDMOSFET

垂直导电的双扩散MOS结构称为VDMOSFET。其典型结构如图2-49所示。沟道部分是由同一扩散窗利用两次扩散形成的P型体区和N+型源区的扩散深度差形成的，沟道长度可以精确控制。电流在沟道内沿着表面流动，然后垂直地被漏极吸收。由于漏极也是从硅片底部引出的，所以可以高度集成化。漏极-源极间施加电压后，由于耗尽层的扩展，使栅极下的MOSFET部分几乎保持一定的电压，于是可使耐压提高。在这种结构的基础上， VDMOSFET在高集成度、高耐压、低反馈电容和高速性能方面不断改进提高，出现了如TMOS、HEXFET、SIPMOS、π-MOS等一大批结构各异的新器件。它们采用新的结构图形，把成千上万个单元MOSFET并联连接，实现了大电流容量。

3）多元集成结构的影响

在功率MOSFET中的多元集成结构是有益的，可降低通态电阻，提高工作频率，改善器件的性能。

由于漏极电流流过沟道时，在沟道电阻上产生的损耗和发热限制了MOSFET通态电流值的提高，而多元集成结构不仅使每个MOSFET单元的沟道长度大为缩短，而且使所有MOSFET单元的沟道并联在一起，因而沟道电阻大幅度减小。于是，在同样的额定温度下，器件的通态漏极电流可以提高，即提高了应用于大功率的能力。

本来在MOSFET器件中由于载流子在沟道中的渡越时间和栅极输入电容的存在，限制了器件的工作频率，但由于多单元集成结构使沟道长度大大缩短，载流子的渡越时间也大为减少。又因所有MOSFET单元的沟道都是并联的，所以允许很多的载流子同时渡越，使器件的导通时间极短。大约可使漏极电流上升时间减少到纳秒的数量级。

2.4.2 功率场效应晶体管的特性与参数

1．静态特性与参数

静态特性主要指功率MOSFET的输出特性、饱和特性、转移特性。与静态特性相关的参数主要有通态电阻、开启电压、跨导、最大电压额定值及最大电流额定值等。

1）输出特性

在N沟道增强型VMOSFET器件中，当栅源电压UGS为负值时，栅极下面的P型体区表面呈现空穴的堆积状态，不可能出现反型层，无法沟通源区与漏区，即使栅源电压为正但数值不够大时栅极下面的P型体区表面呈现耗尽状态，也不会出现反型层，同样无法沟通源区与漏区。在这两种状态下，VMOSFET都处于截止状态，即使加一漏极电压UDS也没有漏极电流ID出现。只有当栅源电压UGS达到或超过强反型条件时，栅极下面的P型体区表面才会发生反型，形成N型表面层并把源区和漏区联系起来，使VMOSFET进入导通状态。栅源电压UGS越大，反型层越厚，即沟道越宽，则漏极电流越大。可见，漏极电流ID受栅源电压UGS的控制，以栅源电压UGS为参变量反映漏极电流ID与漏极电压UDS间关系的曲线簇称为VMOSFET的输出特性，如图2-50所示。输出特性分为三个区域，即可调电阻区Ⅰ、饱和区Ⅱ及雪崩区Ⅲ。

在可调电阻区Ⅰ，器件的电阻值是变化的，因为一定的栅压对应一定的沟道，由于沟道已经形成，只要有很小的漏源电压UDS，就可以流过一定的漏极电流ID。由于漏源电压较小，对沟道的影响可以忽略不计，这样沟道宽度和沟道电子的迁移率几乎不变，所以ID与UDS几乎呈线性关系。当UDS较大后，情况有所不同，一方面随着UDS的增加，靠近漏区一端的沟道要逐渐变窄；另一方面，沟道电子将达到散射极限速度，不继续增加。于是，尽管UDS继续增加，但ID增加缓慢，使沟道的有效阻值逐渐增加，直至靠近漏区一端的沟道被夹断，或沟道电子达到散射极限速度，才使沟道电子的运动摆脱了沟道电场的影响，开始进入饱和区Ⅱ。此后，漏极电流ID趋于稳定不变，即特性曲线趋于与横轴平行。如果继续增大漏源电压，则当漏极PN结发生雪崩击穿时，漏极电流突然增加，曲线再次转折进入雪崩区Ⅲ，直至器件损坏。在应用中应避免出现这种情况。

与输出特性密切相关的参数是通态电阻RDS（on）和漏极击穿电压UDS。这两个参数将在后面进行介绍。

2）饱和特性

功率MOSFET的饱和特性如图2-51所示。由于功率MOSFET的通态电阻较大，所以饱和压降也大。这是因为，它不像GTR有超量存储电荷，它是单极型器件，没有载流子的存储效应。为了降低通态电阻，在设计上要采取一些措施。

通态电阻RDS（on）是功率MOSFET的重要参数，它与输出特性和饱和特性密切相关。通常规定，在确定的栅源电压UGS下，功率MOSFET由可调电阻区进入饱和区时的直流电阻为通态电阻。它是影响最大输出功率的重要参数。在开关电路中，它决定了信号输出幅度和自身损耗，还直接影响器件的通态压降。随着器件结构的不同，RDS（on）的计算方法也不同。以美国Motolora公司的TMOS器件为例，其通态电阻RDS（on）由四部分组成：反型层沟道电阻rCH，栅漏积聚区电阻rACC, FET夹断区电阻rjFET，轻掺杂漏极区电阻rD，如图2-52所示。沟道电阻rCH随沟道长度而增加，结的夹断电阻rjEFT与外延区电阻率和电极宽度成正比，与沟道宽度成反比变化。为了提高器件的耐压能力，要求外延区电阻率要高、漏区要厚，其结果是使rD增大，也使RDS（on）增大。可见对耐压和RDS（on）的要求是互相矛盾的。RDS（on）随温度变化，近似呈线性关系，如图2-53所示。图中还表明器件电压越高，RDS（on）随温度变化越显著。在同样温度条件下，器件电压越高其RDS（on）值越大。

3）转移特性

转移特性表示功率MOSFET的输入栅源电压UGS与输出漏极电流ID之间的关系。图2-54中实线为增强型功率MOSFET的转移特性，虚线为耗尽型功率MOSFET的转移特性。现已商品化的功率MOSFET中增强型占主流。转移特性表示功率MOSFET的放大能力，与GTR中的电流增益β相同，由于功率MOSFET是电压控制器件，因此用跨导这一参数来表示。跨导gm定义为

即表示转移特性的斜率，单位为西门子（S）。

由于转移特性的非线性，gm与UGS的关系曲线也是非线性的。图2-55所示为Motolora公司生产的MTP8N10器件在小信号下跨导gm与栅压UGS的关系曲线。测试条件为UGS=15V, TC=25℃。为提高gm，除应提高单位管芯面积的沟道宽长比（W/L）外，还应具有良好的工艺以保证电子的有效表面迁移率和使有效散射极限速度达到应有的水平。

转移特性曲线与横坐标线的交点即为开启电压UT，又称阈值电压。开启电压UT指沟道体区表面发生强反型所需的最低栅极电压，即表示反型层生成的条件，其意义为栅压UGS超过阈值电压后连接漏区与源区的表面反型层已形成沟道。开启电压UT的大小与耗尽区内单位面积的空间电荷数量有关。在工业应用中，常将漏栅短接条件下ID=1mA时的栅极电压定义为开启电压。开启电压UT还随结温Tj而变化，并且具有负的温度系数，大约结温每增高45℃开启电压UT下降10%，即温度系数约为-6.7mV/℃。

4）静态参数

除上面介绍的通态电阻RDS（on）、跨导gm和开启电压UT外，还有漏极击穿电压、栅源击穿电压和最大漏极电流等参数。

（1）漏极击穿电压UDS

UD S决定了功率M OSFET的最高工作电压，限制了器件的电压和功率处理能力，这是为了避免器件进入雪崩区而设的极限参数。UDS的大小取决于漏极PN结的雪崩击穿机理和栅极对沟道、漏区反偏结耗尽层电场分布，以及器件各部分表面的电场分布效应等因素的影响。在选定工作电压时，要依据器件的UDS并留有充分的裕量。由于UDS是N-型外延层电阻率和厚度的函数，而电阻率随温度不同而变化，所以UDS也随温度而变化，大约结温每升高100℃，则UDS增加10%，结温下降时，UDS也随之而下降。

（2）栅源击穿电压UGS

二氧化硅的介电强度相当高，一般不会对栅源电压的实际工作值构成限制，但是对于栅极氧化层极薄的器件则必须考虑会因栅源电压过高而发生介电击穿，在处于非工作状态时因静电感应引起的栅极上的电荷积累有可能构成对器件寿命的威胁。一般将栅源电压的极限值定为±20V。

（3）最大漏极电流IDM

ID M表征功率M OSFET的电流容量，其大小主要受器件沟道宽度w的限制。

2．动态特性与参数

动态特性主要影响功率MOSFET的开关过程，它和GTR相似，开关过程也分为几个阶段，但是由于功率MOSFET是单极型器件，是依靠多数载流子传导电流的，本身的电阻效应和渡越效应对开关过程的影响可以忽略不计，因此在开关工作的机理上又与GTR有较大的差别。功率MOSFET的开关速度高、开关时间很短，一般在纳秒的数量级，典型值为20ns。功率MOSFET输入电压和输出电压对应的波形关系如图2-56所示。

导通时间ton是从输入信号ui波形上升到其幅值的10%的时刻开始到输出信号uo波形下降到其幅值的90%的时刻为止所需的时间；关断时间tof是从输入信号波形下降到其幅值的90%的时刻开始到输出信号波形上升到其幅值的10%的时刻为止所需的时间。导通时间ton与功率MOSFET的开启电压UT、栅源间电容CGS和栅漏间电容CGD有关，也受信号源的上升时间和内阻的影响。关断时间tof则由功率MOSFET漏源间电容CDS和负载电阻RD来决定。

功率MOSFET的极间电容对开关过程有直接影响，其等效电路如图2-57（a）所示。这些电容分为两类：CGS、CGD是由MOS结构形成的，它们的大小决定于几何形状和绝缘层的厚度，其数值很稳定，几乎不随电压和温度变化。CDS则是由PN结形成的，其大小决定于沟道面积和有关结构的反偏宽度，它将会受到电压和温度变化的影响。在应用中常用输入电容Ciss、输出电容Coss和反馈电容Crss的概念，它们与功率MOSFET极间电容的关系可用下列公式表示：

这些电容与UDS的关系曲线如图2-57（b）所示。

开关时间与器件的极间电容和寄生电感有关，它们之间的关系都是非线性的，因此开关时间明显地与驱动源参数和漏极负载情况有关。测试条件不同，参数值也不同，因此要明确标出测试时的UDS、ID、驱动源内阻Z0、过驱动栅极电压UGS的脉冲参数。功率MOSFET的开关速度几乎不随温度变化，其动态损耗也不随温度变化，其开关速度仅与寄生电容的充、放电时间相对应。

导通时间ton可细分为延迟时间td和上升时间tr两部分；关断时间tof可细分为存储时间ts和下降时间tf两部分。在图2-56中，输入信号电压上升10%到输出信号下降10%之间的时间间隔为延迟时间td，它表示栅极输入电压出现后并没有漏极电流流过，当UGS大于开启电压UT时才开始出现漏极电流ID，这一段过程所对应的时间即td。此后，ID迅速增大并达最大值，此时向器件电容充电直至输出信号电压达到其幅值的90%的这段时间称为上升时间tr。当输入信号减为零时（从其数值降为幅值的90%时刻算起），经过一段栅极电容的存储时间ts，栅压下降到一定数值ID离开功率M OSFET的饱和区并开始下降，输出信号电压变为其幅值的90%。注意，此处的存储时间ts是指栅极电容的存储作用，与GTR中超量存储电荷的作用根本不同。因此也有人用关断延迟时间td（of）这一概念，而不用ts。此后UGS继续下降至小于UT时，漏极电流ID变为零，器件电容放电至输出电压幅值的10%为止，这一段时间称为下降时间tf，至此关断结束。功率MOSFET开关时间与漏极电流ID的关系曲线如图2-58所示。

功率MOSFET的动态性能还受到漏源电压变化速度的限制，即器件对du/dt的最大功耗允许范围，过高的du/dt可能导致电路性能变差和引起器件损坏。

3．安全工作区

功率MOSFET没有二次击穿问题，具有非常宽的安全工作区，特别是在高电压范围内。但是，功率MOSFET的通态电阻RDS（on）比较大，所以在低压部分不仅受最大电流的限制，还要受到自身功耗的限制。

1）正向偏置安全工作区（FBSOA）

正向偏置安全工作区如图2-59所示。它是由四条边界极限所包围的区域。这四条边界极限是：最大漏源电压极限线Ⅰ、最大漏极电流极限线Ⅱ、漏源通态电阻线Ⅲ和最大功耗限制线Ⅳ。最大功耗的限制和GTR相同，是由器件的热响应特性、最大允许结温和最大热阻抗联合决定的，对应不同的工作时间有不同的最大功耗允许范围，时间越短最大功耗允许范围越宽。图2-59中示出了四种情况：直流（DC）、脉宽10ms、脉宽1ms、脉宽10μs。和GTR安全工作区相比有两点明显的不同：一是功率MOSFET无二次击穿问题，故不存在二次击穿功率PS/B限制线；二是GTR饱和压降很小，自身导通功耗很低，所以最大电流限制线一直延伸到纵坐标处，而功率MOSFET的通态电阻较大。自身导通功耗也较大，所以在低压侧不仅受最大漏极电流的限制，还要受到通态电阻RDS（on）的限制。

2）开关安全工作区（SSOA）

开关安全工作区表示器件工作的极限范围，如图2-60所示。它是由最大峰值电流IDM、最小漏极击穿电压UDS和最大结温TjM决定的，超出该区域器件将要损坏。器件的导通与关断时间均小于1μs。

3）转换安全工作区（CSOA）

功率MOSFET的工作频率高，经常处于转换过程中，而前述的寄生晶体管又影响到转换问题，为此定义了转换安全工作区，主要限制反向恢复电荷的数值。影响转换过程的因素很多，最后都归结到反向恢复电荷这个问题上，它们的关系如图2-61所示。图中上面一排是与器件相关的参数，下面一排是与电路相关的参数，其中影响最明显的是与电路有关的三个参数：转换前二极管中的最大正向电流IFM，重复电压UR（或漏源峰值电压UDSP）和转换速度。

4．温度稳定性

表征功率MOSFET电流放大能力的跨导gm具有-0.2%℃-1的温度系数，比GTR的电流放大系数β的温度系数（约+0.8%℃-1）小得多。

MOSFET通态电阻RDS（on）的温度系数约为（0.4%～0.8%）℃-1，在大功率变流装置中，功率MOSFET并联使用时，随着电流增大，正温度系数使各并联器件的通态电阻增大，因而各并联器件的电流分布趋向均衡。

当栅极开路时，漏极和源极间的击穿电压UDSS等于漏极和衬底之间PN结的反向击穿电压，击穿后的伏安特性与一个PN结反向击穿后的伏安特性相同，因为PN结反向特性是正温度系数，所以UDSS随温度的升高而增大。

2.4.3 栅极的驱动与保护

1．栅极驱动特性

1）栅极驱动特性简介

功率MOSFET为单极型器件，没有少数载流子的存储效应，输入阻抗高。因而开关速度可以提高，驱动功率小，电路简单。但是，功率MOSFET的极间电容较大，因而工作速度和驱动源的阻抗有关。和GTR相似，功率MOSFET的栅极驱动也需要考虑保护、隔离等问题。

驱动电路简单这一特点可以通过图2-62所示高压变换器两种输出级的对比明显看出。图2-62（a）为由TMOS器件MTM2V90组成的输出级，该器件的最大漏极电流为3.2A，脉冲电流为7A，开关安全工作区为7A、900V。该电路输入阻抗高、开关速度快，且无二次击穿问题，其驱动电路几乎没有什么部件。图2-62（b）为由MJ8505型GTR组成的输出级，该电路则需要推拉式复合驱动，尽管其反向偏置安全工作区仅为3A、900V或4.7A、800V，但增加了由左侧的十几个元件组成的驱动电路，为了提高开关速度，还需用钳位电路。与图2-62（a）相比，图2.62（b）电路复杂得多。

功率MOSFET的极间电容较大，驱动功率MOSFET的栅极相当于驱动一个容性网络，器件的寄生电容、驱动源阻抗都直接影响开关速度。如果与驱动电路配合不当，则难以发挥其优点。一般驱动电路的设计就是围绕着如何充分发挥功率MOSFET的优点并使电路简单、快速且具保护功能。理想的栅极驱动等效电路如图2-63所示，图中开关S1接通充电路径，开关S2控制放电过程。不管等效电阻的大小和充电的速率如何。Ciss和UGS（on）的数值决定了导通期间传输的能量和关断时间的损耗，也就是说，损耗在Ron上的能量和Ron的大小、栅极电流均无关系。

2）栅极驱动特性

尽管功率MOSFET栅源间静态电阻极大，静态时栅极驱动电流几乎为零，但由于栅极输入电容的存在，栅极在导通和关断的动态驱动中仍需要一定的驱动电流。

（1）导通驱动特性

功率MOSFET的导通驱动特性的电路与电压、电流波形如图2-64所示。图2-64（a）中信号源电压uS是脉冲上升沿波形，rS是信号源内阻，该信号源可以提供一定的功率。功率MOSFET的负载是接在漏极上的电感L, VD为续流二极管，为器件截止时释放负载L中的储能提供通路，避免漏极承受过电压。LSD和LSS分别是漏极和源极外引线电感，在导通和关断过程中，分布电感的影响不可忽略。CGD和CGS分别是栅漏和漏源极间电容。

图2-64（b）、（c）、（d）分别为栅极电压uGS、漏极电流iD、漏源电压uDS在导通过程中的波形。图（b）中虚线代表信号源空载电压uS的波形。这些波形都是在器件处于稳定开关循环中的一个部分。

设信号源电压uS在t0时刻开始上升，此后可分为四个阶段说明器件的导通过程。

①t0≤t≤t1阶段。在此阶段，信号源给功率MOSFET栅极输入电容充电，栅极电压逐渐上升，到t1时刻栅极电压达到开启电压UT值，开始出现漏极电流。

②t1≤t≤t2阶段。在此阶段栅源电压uGS＜uS，这是因为随着漏极电流iD上升，引线电感LSS上的感应电动势使源极电位升高，使uGS减小。另外，随着漏极电流iD上升，引线电感LSS上的感应电动势又使漏极电位下降，于是极间电容CGD上的初始电压通过功率MOSFET、LSS和信号源放电，放电电流在信号源内阻rS上的压降使栅源间电压uGS减小。这一段时间间隔大约在1μs左右。负载电感L在t0之前通过续流二极管VD放电，到t1时刻功率MOSFET虽已开始导电，但续流二极管尚未恢复关断，即t1～t2期间漏极电流反向流过续流二极管VD，随着栅源电压UGS上升，反向通过续流二极管的漏极电流一直上升到续流管恢复电流的峰值IM。

在t1～t2阶段，由于续流二极管中有恢复电流流过，负载L被旁路，所以功率MOSFET的漏极负载阻抗很低，器件处于恒流区内，负载压降很小，器件压降较高，故漏源电压uDS的波形只是随着iD上升而略有减小，如图2-64（d）所示。

③t2≤t≤t3阶段。从t2时刻开始，续流二极管VD的恢复电流迅速减小，并恢复反向关断，漏极电流从续流二极管VD转移到负载电感L。由于负载阻抗增大，漏源电压迅速减小，到t3时刻，器件进入饱和。t2～t3时间间隔通常为数十纳秒。在这么短暂的时间内，漏极电位急剧降低，将会激发极间电容CGD通过元件LSS和信号源而形成衰减振荡过程。工作电源电压UE越高，初始振荡幅度就越大，见图2-64（b）。漏极电流也有相应的振荡过程，见图2-64（c）。

④t＞t3阶段。t＞t3之后，器件已经饱和，若忽略电阻因素，则漏极回路中只有直流电源UE和电感L、LSS和LSD，因此t3时刻之后，漏极电流iD线性上升，见图2-64（c）。

从t0至t2时刻，是功率MOSFET的导通时间，显然，此导通时间不完全决定于器件本身，而与外电路参数有关，尤其与信号源内阻rS有关。rS减小，可使栅极输入电容充电至开启电压UT的时间和电容CGD的放电时间都缩短，即导通时间缩短。

（2）关断驱动特性

在功率MOSFET的关断过程中，栅源电压uGS、漏极电流iD和漏源电压uDS的波形如图2-65所示。

图2-65（a）中虚线所示是关断时信号源电压uS的波形，可以分为三个阶段说明图2-64（a）电路的关断过程。

①t0≤t≤t1阶段。信号源电压uS从t0开始下降，栅源极间电容CGS和栅漏极间电容CGD在导通驱动最后阶段被信号源所充的电压，现在要通过信号源释放，放电时间常数（CGS+CGD）rS 使栅源电压uGS的下降速率比uS 缓慢，如图2-65（b）所示。在此阶段，器件的饱和深度逐渐衰退，但尚未退出饱和，所以漏极电流iD波形仍然保持线性上升。到t1时刻，栅源电压uGS减小到uGS=uDS+UT时，器件的导电沟道处于预关断状态。t1时刻之后沟道关断区加长，器件进入放大状态。

②t1≤t≤t2阶段。t1之后因功率MOSFET已退出饱和区进入恒流区，故漏极电流iD的上升速率逐渐减小，直至t2时刻，diD/dt=0。漏源电压uDS也从t1开始逐渐升高，见图2-65（c）。至t2时刻，uDS=UE。

由于漏极电位升高，极间电容CGD将通过信号源被充电，充电电流在信号源内阻rS上的压降使栅源电压缓慢下降，波形见图2-65（a）。

③t2≤t≤t3阶段。在t2时刻漏极电位上升到与电源相同，负载电感L上的感应电动势为零。t2之后，负载电感L、LSS和LSD将释放储能，L通过续流二极管VD释放能量；LSS和LSD释放储能时产生的感应电动势使漏源电压uDS＞UE，见图2-65（c）。因引线电感LSS和LSD都很小，储能释放极快，故漏源电压迅速回复到UE, t2～t3时间极短。在此期间，漏极电流iD也迅速下降到零。应注意增设缓冲电路或限幅电路，抑制uDS过电压，防止功率MOSFET被击穿。

在此阶段，uDS的尖峰过电压也会通过栅漏极间电容CGD耦合到栅极。但因栅源极间电容CGS比CGD大得多，所以在栅源电压uGS上不会出现相等的尖峰电压。栅源极间电容在此期间可以通过信号源放电，至t3时，uGS=0。

上述关断过程说明，在关断的三个阶段中，信号源都有灌入电流流过，也就是说功率MOSFET关断控制时栅极需要负的驱动功率。

2．栅极驱动电路

不同功率的功率MOSFET有不同的极间电容量，功率越大，极间电容也越大，在导通和关断驱动中所需的驱动电流也越大。可以作粗略的计算来确定栅极驱动电流值，选取适当的驱动元器件。

根据已知被驱动的功率MOSFET的型号，可查得器件的栅源极间电容CGS和栅漏极间电容CGD。在导通驱动时，预计在ts时间内近似线性地将栅极输入电容Ci充电至器件饱和导通所需的栅源电压uGS，则导通驱动电流为

式中，Ci=CGS+CGD为器件生产厂推荐的一种工程近似计算方法。该式是选取导通驱动元件的主要依据。

设功率MOSFET截止时漏极电压为uDS，预计器件在ts′时间内栅漏极间电容CGD放电完毕，则关断驱动电流为

该式是选取关断驱动元件的主要依据。

栅极驱动电路的形式各种各样，按驱动电路与栅极的连接方式可分为两类：直接驱动和隔离驱动。

1）直接驱动的基本形式

（1）TTL驱动电路

图2-66（a）为最简单的TTL驱动电路，它能输出导通驱动电流IG（on）和吸取关断电流IG（o f）。图中TTL电路可以是驱动器、缓冲器或其他逻辑电路。这种集电极的驱动器末级是单管输出，受其灌电流的限制外接电阻R都在数百欧姆。用这种驱动器驱动功率MOSFET导通时，因R阻值较大，器件的导通时间较长。

图2-66（b）为能快速导通的改进电路，它减小了TTL上的功耗。当TTL输出管导通时，功率MOSFET的输入电容被短路至地，这时吸收电流的能力受该导通管的β值和它可能得到的基极电流的限制。而TTL输出为高电平时，栅极通过附加的晶体管VT获得电压及电流，充电能力提高，因而导通速度加快。

（2）互补输出驱动

图2-67（a）为由晶体管组成的互补输出驱动电路，采用这种电路不但可提高导通时的速度，而且也可提高关断时的速度。在这种电路中输出晶体管VT是作为射极跟随器工作的，不会出现饱和状态，因而不影响功率MOSFET的开关频率。

图2-67（b）为由MOS管组成的互补输出驱动电路，由于采用了-UE电源，在关断驱动时，可加速栅极输入电容的放电，缩短关断时间。

（3）CMOS驱动电路

直接用CMOS器件也可以驱动功率MOSFET，而且它们可以共用一组电源。栅极电压在小于10V时，MOSFET将处于电阻区，不需要外接电阻，电路更简单。不过开关速度低且驱动功率要受电流源和CMOS器件吸收电容量的限制。

2）隔离驱动电路

隔离式栅极驱动电路根据隔离元件的不同可分为电磁隔离和光电隔离两种。

脉冲变压器是典型的电磁隔离元件，图2-68示出了几种脉冲变压器驱动的形式。图2-68（a）利用续流二极管VD限制了驱动晶体管VT中出现的过电压，关断时间较长。图2-68（b）示出的电路，在续流二极管VD支路中串接一只稳压管VDS，当VT关断时起钳位作用，从而缩短了关断时间。图2-68（c）所示电路是在栅极电阻上并联了加速二极管VDS，使充电电流经过它向输入电容充电，增大了充电电流，加快了导通速度。图2-68（d）是用互补形式驱动功率MOSFET的栅极，由于关断时利用二次绕组N2形成的反向电压，因此明显地降低了关断过程的时间延迟。

采用光耦合器的隔离驱动电路如图2-69所示。图2-69（a）为标准的光耦合电路，光耦合器将控制信号回路与驱动回路隔离，使输出级等效电阻值减小，从而解决了栅极驱动源低阻抗的问题，但由于光耦合器响应速度慢，因此使开关延迟时间加长，限制了使用频率。图2-69（b）为改进的光耦合电路，此电路使阻抗进一步降低，因而使栅极驱动的关断延迟时间进一步缩短，延迟时间的数量级仍为微秒级。

3．并联应用

功率MOSFET不会因电流集中引起器件损坏，这是它的突出优点。因为功率MOSFET的转移特性具有负的温度系数，当某一部分的漏极电流增加时，由于欧姆损耗增大会引起该区域的温度升高，结温增加漏极电流又降下来，这种特性消除了因电流集中出现局部热点的可能性。在并联应用以扩大电流容量时可以利用这一特性使电流均衡。由于并联连接的各器件的通态电阻RDS（on）不匹配，流过的电流按各自的通态电阻值成反比例分配，在通态电阻RDS（on）最小的器件中流过最大的电流，造成了静态漏极电流的不均衡。但电流较大的器件结温升高，通态电阻增大又使电流降下来，这样自动调节补偿使电流分配趋于均衡。因此静态电流均衡的问题不大。

功率MOSFET在并联应用中的关键问题是要做好电流的动态均衡分配。所谓动态电流不仅指导通和关断期间的电流，还指窄脉冲和占空比小的峰值电流。影响动态电流均衡的因素主要是：跨导gm、开启电压UT、通态电阻RDS（on）和开关速度。因此在使用中首先应使并联器件的参数分散性尽可能小，特别是转移特性最好一致，因为这样跨导gm和开启电压UT就是相同的，它们的栅源电压同时变化，保证器件开关通过线性区时不会有局部电流不平衡而过载。但是，要寻求参数完全相同的器件是很困难的，实际上只要在选取与匹配参数时考虑在电流分配不均的情况下负担最重的器件保证在安全工作区之内就行。电路结构不同，对动态均流的影响也不同，若为感性负载，将会造成十分明显的影响，选配器件时必须考虑这一因素。由于功率MOSFET的寄生电容较大，工作频率又高，引线及各种寄生电感极易造成寄生振荡，必须采取措施加以消除。

可见功率MOSFET虽然适于并联应用，但并非简单并联就可奏效。在实际应用中常采用下述措施来获得较为满意的并联效果：

（1）并联功率MOSFET的各栅极分别用电阻分开，栅极驱动电路的输出阻抗应小于串入的电阻值。例如，当ID为5～40A时，可用10～100Ω的电阻。

（2）在每个栅极引线上设置铁氧体磁珠，即在导线上套一个小磁环形成有损耗阻尼环节。

（3）必要时在各个器件的漏栅之间接入数百皮法的小电容，以改变耦合电压的相位关系。

（4）在源极接入适当的电感。

（5）精心布局，尽量做到器件完全对称、连线长度相同且减短、加粗和使用多股绞线。

4．使用中的保护措施

功率MOSFET的薄弱之处是栅极绝缘层易被击穿损坏，栅源间电压不得超过±20V。一般认为绝缘栅场效应管易受各种静电感应而击穿栅极绝缘层，实际上这种损坏的可能性还与器件的大小有关，管芯尺寸大，栅极输入电容也大，受静电电荷充电而使栅源间电压超过±20V而击穿的可能性相对小些。此外，栅极输入电容可能经受多次静电电荷充电，电荷积累使栅极电压超过±20V而击穿的可能性也是实际存在的。

为此，在使用时必须注意如下保护措施。

1）防止静电击穿

功率MOSFET的最大优点是具有极高的输入阻抗，因此在静电较强的场合难于泄放电荷，容易引起静电击穿。静电击穿有两种形式：一是电压型即栅极的薄氧化层发生击穿形成针孔，使栅极和源极间短路，或者使栅极和漏极间短路；二是功率型即金属化薄膜铝条被熔断，造成栅极开路或是源极开路。

防止静电击穿应注意：

（1）在测试和接入电路之前器件应存放在静电包装袋、导电材料或金属容器中，不能放在塑料盒或塑料袋中。取用时应拿管壳部分而不是引线部分。工作人员需通过腕带良好接地。

（2）将器件接入电路时，工作台和电烙铁都必须良好接地，焊接时电烙铁应断电。

（3）在测试器件时，测量仪器和工作台都必须良好接地。器件的三个电极未全部接入测试仪器或电路前不要施加电压。改换测试范围时，电压和电流都必须先恢复到零。

（4）注意栅极电压不要过限。

2）防止偶然性振荡损坏器件

功率MOSFET与测试仪器、接插盒等的输入电容、输入电阻匹配不当时可能出现偶然性振荡，造成器件损坏。因此在用图示仪等仪器测试时，在器件的栅极端子处外接10kΩ串联电阻，也可在栅极-源极之间外接大约0.5μF的电容器。

3）防止过电压

首先是栅源间的过电压保护。如果栅源间的阻抗过高，则漏源间电压的突变会通过极间电容耦合到栅极而产生相当高的UGS电压过冲，这一电压会引起栅极氧化层永久性损坏，如果是正方向的UGS瞬态电压还会导致器件的误导通。为此要适当降低栅极驱动电路的阻抗，在栅极-源极之间并接阻尼电阻或并接约20V的稳压管。特别要防止栅极开路工作。

其次是漏源间的过电压防护。如果电路中有电感性负载，则当器件关断时，漏极电流的突变（di/dt）会产生比电源电压还高得多的漏极电压过冲，导致器件的损坏。应采取稳压管钳位，二极管-RC钳位或RC抑制电路等保护措施。

4）防止过电流

若干负载的接入或切断均可能产生很高的冲击电流，以至超过IDM极限值，此时必须用电流传感器和控制电路使元器件回路迅速断开。在脉冲电路应用中不仅要保证峰值电流IPK不超过最大额定值IDM，而且还要保证其有效值电流-也不超过最大额定值IDM，其中D为占空比。

性能指标中给出的连续电流的最大额定值并不表示实际系统中器件能安全工作的连续电流，因为功率MOSFET还要考虑导通电阻功耗的限制。使用中应根据导通电阻并结合器件的结-壳热阻来正确选用电流容量。

5）消除寄生晶体管和二极管的影响

由于功率MOSFET内部构成寄生晶体管和二极管，通常，若短接该寄生晶体管的基极和发射极就会造成二次击穿。另外寄生二极管的恢复时间为150ns，而当耐压为450V时恢复时间为500～1000ns。因此，在桥式开关电路中功率MOSFET应外接快速恢复并联二极管，以避免发生桥臂直通短路。

2.4.4 VMOSFET模块

1.VMOSFET模块电原理图

VMOSFET模块分一单元、二单元、四单元、六单元几种。

一单元VMOSFET模块的电原理图如图2-70所示，与普通VMOSFET单管相比较，多了一只反并联二极管。有的普通VMOSFET管中装有反并联二极管，这样两者完全相同。

二单元VMOSFET模块是由两个一单元VMOSFET模块组合而成的。二单元VMOSFET模块有两种封装形式：一种是两个一单元VMOSFET模 块 组 成 桥 臂，如图2-71（a）、（b）、（c）所示；另一种是两个一单元VMOSFET模块独立封装在同一模块内，在模块外连接组成桥臂，如图2-71（d）、（e）、（f）所示。

四单元VMOSFET模块的电原理图如图2-72所示。它的主要用处是组成单相桥式电路。

六单元VMOSFET模块主要用于三相桥式电路。它的电原理图如图2-73所示。

2.VMOSFET模块的主要参数

（1）漏极-源极反向击穿电压U（BR）DS（或UDSS）——在栅极-源极电压UGS=0V、漏极-源极之间的反向漏电流达到某一规定值（一般选定10μA）时，漏极-源极电压称为反向击穿电压。平时所说的耐压U（BR）DSS（也称断态重复峰值电压或额定电压）规定为U（BR）DS的80%。

（2）漏极-源极电流IDS（或漏极电流ID）——在漏极-源极电压UDS和栅极-源极电压UGS为规定值时，VMOS管漏极-源极间流过的电流。

额定漏极-源极电流IDSN（或额定漏极电流IDN）——VMOS管允许通过的最大有效值电流。

漏极-源极脉冲电流峰值IDSM（或漏极脉冲电流峰值IDM）——VMOS管允许通过的最高脉冲电流的幅值。

一般情况下，IDSM为IDSN的2～4倍。但在生产厂家产品说明书中给出的IDSN（或IDSM）是对应于结温Tj=25℃的数据，显然这与实际应用的情况不相符。

（3）栅极-源极通态电阻RDS（on））——在一定的栅极-源极电压下，VMOS管由恒阻区进入恒流区的直流电阻。RDS（on）的大小决定了VMOS管通态压降UF和输出功率PD的大小。RD S（on）越小，UF越低，输出功率PD越大。

（4）额定输出功率PDN——在额定结温TjM（有时规定在额定管壳温度TCN）下，VMOS管能够承受的发热功率。