1.2.1 LOCOS隔离

在制程中,为了实现各元器件的隔离,硅衬底表面的某些区域被选择性地氧化,而其余区域不被氧化,这就是硅的局部氧化。P-Well CMOS制程形成隔离剖面结构如图1-1所示(略去背面和侧面结构)。硅衬底经热氧化后,淀积一层Si3N4膜;形成隔离图形后,通过沟道截止注入(或称场区注入)硼,形成场区;场氧化后,腐蚀掉SiON/Si3N4/SiO2(简称三层腐蚀)就完成了隔离。选择抗氧化能力强的Si3N4作为选择氧化掩模。Si3N4在水汽中的氧化反应是

Si3N4+6H2O→3SiO2+4NH3

此过程要比Si与H2O的反应慢得多,只要选择适当的Si3N4厚度,就可使氧化终了时Si3N4仍保留一定的厚度,不致全部转化为 SiO2,从而使 Si3N4下面的硅受到保护,而裸露的硅则被氧化。Si3N4的厚度与由它转化成的SiO2的厚度的关系为:。这一工序称为硅的局部氧化(LOCOS)或场区氧化。这种LOCOS隔离的缺点是形成被称为“鸟嘴”的突出的过度氧化区,其原因是氧化侵入到Si3N4膜之下,它是妨碍提高集成度的重要原因之一。

为了提高并控制场阈电压UTF,对场区先注硼,后氧化。在高温长时间氧化下,注入的硼要发生推进,温度越高,推进越深。但若场氧化温度低,则引起“鸟嘴”明显增长。因此,选用场氧化的温度要合适。在该温度下,可以达到:场区注硼的推进要少得多,从而显著地减小窄沟道效应,避免跨导下降,有利于电路性能的提高;减轻有源区周围出现的“白带”效应;“鸟嘴”长度较短,不影响有源区尺寸。在一定的场区注入下,UTF只需要高出电路中最高的电源电压的1.5~2.0倍,场氧化层(6000~12000Å)不要太厚,否则,将导致严重的“鸟嘴”效应,直接影响有源区尺寸。因此,场氧化层厚度选取要适当。

图1-1 LOCOS隔离剖面结构的形成(参阅附录B-[2,13])

调节沟道截止注入(或场区注入)剂量和注入深度,使得场氧化后有足够的硼留在紧靠氧化层的硅中。应指出,如果场掺杂浓度太高,会增加源、漏对衬底的电容,降低结-地击穿电压(增加阈值电压对窄-宽效应的敏感性)。所以,要选择合适的场区注入剂量。

场氧化和后续的热加工会引起场区注入的杂质的严重横向扩散,此扩散使得靠近 Si3N4四周的表面浓度提高。因此,对于W/L<1的器件,阈值电压升高(窄沟道效应)。对于一定的场氧化层厚度,如场氧化温度较低,则场注入的杂质的横向扩展小。另一个问题是,Si3N4掩蔽层下面有横向氧化,所以有源区之间的距离在场氧化后变大。为此,在制版时要把有源区尺寸扩大(即有源区间距缩小),从而弥补横向氧化所造成的损失。