2.1.3 工艺制程

图2-1所示的P-Well CMOS（A）芯片结构的制程由工艺规范确定的各个基本工序、相互关联及将其按一定顺序组合而构成。为实现此制程，要完成以下主要工艺：N-型硅衬底11B+注入，形成P-Well；硅局部氧化，形成元器件隔离；生长栅氧化膜，形成MOS介质层；Poly淀积/掺杂并刻蚀，形成硅栅结构；硅栅自对准注入，形成源漏掺杂区；薄膜淀积及溅射金属，形成集成电路所需要的介质和金属层等。

由多次氧化、光刻、杂质扩散、离子注入、薄膜淀积及溅射金属等各个基本工序构成芯片制程，形成了以下元器件及其杂质层、介质层和互连金属层。

（1）电路芯片中的各个元器件：RsN+Poly/RsN+电阻和P+/N-Sub、N+/P-Well（电阻/二极管组成的输入端栅保护结构）、NMOS及PMOS等。

（2）这些电路元器件所需要的精确控制的硅中的杂质层：P-Well、PF、沟道 P型掺杂、N+、P+等。

（3）集成电路所需要的介质层：F-Ox、G-Ox、Poly-Ox、BPSG等。

（4）将这些电路元器件连接起来形成集成电路的金属层：AlSi。

应用计算机，依据芯片制造工艺中的各个工序的先后次序，把各个工序连接起来，可以得到制程。它由各个工序组成，而工序则由各个工步来实现。根据设计电路的电气特性要求，选择工艺序号和工艺规范号，就可以得到所需要的工艺参数和电学参数。

为了直观地显示出制程中芯片表面、内部元器件及互连的形成过程和结构的变化，借助图2-1所示的芯片剖面结构和制造工艺的各个工序，利用芯片结构技术，使用计算机及相应的软件，可以描绘出芯片制程中各个工序的平面/剖面结构，依照各个工序的先后次序，把它们互相连接起来，就可以得到P-Well CMOS（A）芯片平面/剖面结构，图2-2为其示意图。

P-Well CMOS（A）制程主要特点如下所述。

（1）使用Si₃N₄作为场区注入掩模，使场氧化层与沟道截止区自对准，以缩小器件尺寸，增加集成度。元器件隔离采用的场区先做离子注入，后做局部氧化（LOCOS），场扩散区可起隔离作用。采用硅局部氧化，可以增加场区SiO₂厚度而保持较低的场区SiO₂台阶及较缓的台阶边沿。这不仅可提高场阈值电压，而且有利于后续工艺的Poly条和Al条布线。

（2）硅局部氧化（LOCOS）时，在氧化硅掩模边沿生长的SiO₂是倾斜的，形成所谓的“鸟嘴”，其长短不仅与场氧化温度有关，而且还和用于场氧化掩蔽的Si₃N₄与基底氧化的SiO₂膜的厚度的比值（3～5）有关。

（3）MOS电路采用高浓度掺杂的多晶硅作为栅电极。硅栅工艺改变了栅电极与衬底之间的功函数差，同时栅电极对源漏有“自对准”作用，寄生电容小，因而提高了工作速度。

（4）采用高浓度掺杂的多晶硅作为栅电极。因为这一层多用来形成互连导线，因此集成度得到很大的提高。

制程中使用了10次掩模，芯片各层平面结构与横向尺寸由每次光刻来确定。制程完成后，不仅确定了芯片各层平面结构与横向尺寸，而且也确定了剖面结构与纵向尺寸，并精确控制了硅中的杂质浓度及其分布和结深，从而确定了电路功能和电气性能。

芯片结构及尺寸和硅中杂质浓度及结深是制程的关键（参见附录B-[20]）。它们与下列参数有关：

（1）衬底硅电阻率；

（2）阱深度、掺杂浓度及其分布；

（3）场区氧化层和栅氧化层厚度；

（4）有效沟道长度；

（5）源漏结深度及薄层电阻；

（6）器件的阈值电压、源漏击穿电压、跨导、漏电流等。

这些参数都在表2-1中给出。此外，CMOS两种阈值电压必须进行调节，以达到互相匹配的目的。