2.6.3 工艺制程

由工艺规范确定的各个基本工序、相互关联及将其按一定顺序组合，构成图2-11所示的N-Well CMOS（B）芯片剖面结构的制程。为实现此制程，在N-Well CMOS（A）制程中，消去与引入部分基本工艺，不仅增加了制造工艺，技术难度增大，使芯片结构发生了明显的变化，而且改变了其制程，从而实现了N-Well CMOS（B）制程。

由多次氧化、光刻、杂质扩散、离子注入、薄膜淀积及溅射金属等各个基本工序构成芯片制程，形成了以下元器件及其杂质层、介质层和互连金属层。

（1）电路芯片中的各个元器件：NMOS、PMOS、N-Well电阻及场区Poly电阻等。

（2）这些电路元器件所需要的精确控制的硅中的杂质层：N-Well、PF、沟道掺杂、N-Poly、N+Poly、SN-、N+、P+等。

（3）集成电路所需要的介质层：F-Ox、G-Ox、Poly-Ox、TEOS、BPSG/LTO等。

（4）将这些电路元器件连接起来形成集成电路的金属层：AlSiCu。

应用计算机，依据N-Well CMOS（B）芯片制造工艺中的各个工序的先后次序，把各个工序连接起来，可以得到制程。它由各个工序组成，而工序则由各个工步来实现。根据设计电路的电气特性要求，选择工艺序号和工艺规范号，以便得到所需要的工艺参数和电学参数。

根据图2-11芯片剖面结构和制造工艺的各个工序，使用芯片结构技术，利用计算机和相应的软件，可以描绘出芯片制程中各个工序的剖面结构，依据各个工序的先后次序互相连接起来，可以得到制程剖面结构，图2-12为其示意图。该图直观地显示出N-Well CMOS（B）制程中芯片表面、内部元器件及互连的形成过程和结构的变化。

N-Well CMOS（B）制程主要特点：在栅和源漏的重掺杂区之间引入一个轻掺杂区。制程中 Poly刻蚀后，首先进行低剂量31P+注入，形成轻掺杂浅 N-区（SN-区），淀积并刻蚀TEOS，形成硅栅侧墙，然后利用侧墙作为掩模，进行75As+注入形成重掺杂N+区，并与轻掺杂SN-区相连。可见，N+区注入杂质不会在栅下面发生横向扩散，但会在侧墙下面扩散。因此，LDD结构器件较常规器件有小得多的衬底电流和栅电流，以及器件衰退。另外，覆盖电容也减小，使得栅电容降低和速度提高。上述表明，LDD结构器件具有高的可靠性和优越的器件性能。

芯片制程中使用了11次掩模，各次光刻确定了 N-Well CMOS（B）芯片各层的平面结构与横向尺寸。工艺完成后，不仅确定了芯片各层平面结构与横向尺寸，而且也确定了剖面结构与纵向尺寸，并精确控制了硅中的杂质浓度及其分布和结深，从而确定了电路功能和电气性能。

芯片结构及尺寸和硅中杂质浓度及结深是制程的关键（参见附录 B-[20]）。它们与下列工艺参数有关：

（1）衬底硅电阻率；

（2）阱深度、掺杂浓度及分布；

（3）场氧化层和栅氧化层厚度；

（4）有效沟道长度；

（5）源漏结深度及其薄层电阻等；

（6）器件的阈值电压、源漏击穿电压、跨导及漏电流等。

此外，CMOS两种阈值电压必须进行调节，以达到互相匹配的目的。

制程完成后，平面/剖面结构和横向/纵向尺寸能否满足芯片要求，关键取决于各工序的工艺规范值。如果制程完成后，芯片得到的工艺参数和电学参数不精确，则电路性能就达不到设计指标。所以芯片制造中要严格遵守各工序的工艺规范才能得到合格的电路。

制程完成后，先测试晶圆PCM数据，达到规范值后才能测试芯片电气特性。如果是工程研制，则制造者分析PCM数据，而设计者分析芯片功能和性能。