1.1.1 电磁兼容设计中的电容器

在EMC设计过程中，电容器是应用最广泛的元件，主要用于构成各种低通滤波器或用作去耦电容和旁路电容。通过实践数据可以看出，在EMC设计中，恰当选择与使用电容，不仅可以解决许多EMC问题，还能充分体现效果好及使用方便的优点。如果电容的选择或者使用不当，则可能达不到预期的目的，甚至会恶化产品的EMC水平。

1.电容的自谐振

电容器是基本的滤波元件，在低通滤波器中作为旁路元件使用。利用它的阻抗随频率升高而降低的特性，可起到对高频干扰旁路的作用。但是，在实际使用中一定要注意电容器的非理想性。

从理论上看，理想电容的容量越大，容抗就越小，滤波效果就越好。但是，电容器都存在等效串联电感ESL，容量大的电容器一般等效串联电感也大，而且等效串联电感与电容本身呈串联关系，于是串联自谐振就产生了，等效串联电感越大，自谐振频率越低，对高频噪声的去耦效果也越差，甚至根本起不到去耦作用。元件的物理尺寸越大，同样容值电容器的自谐振点频率越低。

实际电容器的电路模型及频率阻抗特性如图1-2所示，它是由等效串联电感ESL、电容和等效串联电阻ESR构成的串联网络。电感分量是由引线和电容结构决定的，电阻是介质材料固有的。电感分量是影响电容频率特性的主要指标，因此在分析实际电容器的旁路作用时，用LC串联网络来等效。

如图1-2所示，在谐振频率f₀上，L和C将串联谐振，此时整个回路的阻抗最低。在自谐振点以上的频率，电容的阻抗随感性的增加而增加，这时电容将不再起旁路和去耦的作用。因此，旁路和去耦受电容器的引线电感及电容和元器件间布线长度、通孔焊盘等影响。

2.电容对滤波特性的影响

实际的电容器如图1-2所示，当f₀=时，会发生串联谐振，这时电容的阻抗最小，旁路效果最好。超过谐振点后，电容器呈现电感的阻抗特性，其随着频率的升高而增加，旁路效果开始变差。这时，作为旁路元件的电容器开始失去旁路的作用。

理想电容的阻抗是随着频率的升高而降低，而实际电容的阻抗在频率较低时呈现电容特性，即阻抗随频率的升高而降低，在某一点发生谐振，在这点电容的阻抗等于等效串联电阻ESR。在谐振点以上，由于ESL的作用，电容阻抗随着频率的升高而增加，因此对高频噪声的旁路作用减弱，甚至消失。

电容的谐振频率由ESL和C共同决定，电容值或电感值越大，谐振频率越低，也就是电容的高频滤波效果越差。ESL除了与电容器的种类有关外，电容的引线长度也是一个非常重要的参数，引线越长，电感越大，电容的谐振频率越低。因此在实际的应用中，要使电容元件的引线尽量短，电容器的正确设计方法和不正确的连接方法如图1-3所示。

根据LC电路串联谐振的原理，谐振点不仅与电感有关，还与电容有关，电容越大，谐振点越低。有许多的设计工程师认为电容器的容值越大，滤波效果越好，这是一种误解。电容越大，对低频干扰的旁路效果虽然好，但是由于电容在较低的频率发生了谐振，阻抗开始随着频率的升高而增加，因此对高频噪声的旁路效果变差。

因此，在选择电容器时，并非取决于电容值的大小，而是电容器的自谐振频率，并与逻辑电路和所用的工作频率相匹配。在自谐振频率以下，电容器表现为容性，在自谐振频率以上电容器变为感性。当电容器表现为感性时，实际上已经失去了电容应有的作用。表1-1中对比两种类型的瓷片电容的自谐振频率。一种是带有6.4mm引线的，另一种是表贴0805封装的。

尽管从滤除高频噪声的角度看，不希望有电容谐振，但是电容的谐振并不总是有害的。当要滤除的噪声频率确定时，可以通过调整电容的容量，使谐振点刚好落在干扰频率上。

电磁兼容设计中使用的电容要求频率应尽量高，这样才能够在较宽的频率范围（10kHz～1GHz）内起到有效的滤波作用。提高谐振频率的方法有两种：一种是尽量缩短引线的长度；另一种是选用电感较小种类的电容器件。

表1-1中，以1μF电容为例，插装（6.4mm引线）的高频电容的谐振点为2.5MHz，在谐振点其阻抗最小，表面贴装（0805封装）的高频电容的谐振点为5MHz，在谐振点其阻抗最小。

通过表1-1的参考数据，该类器件的引线过长时，其高频下的寄生参数会降低自身的谐振频率，在进行高频滤波时建议尽量采用贴装器件。一个常用的做法是选择参数相差100倍的电容进行并联，以保证在其较宽的频段范围内始终保持电容特性。但在实际应用时，由于电容放置时电容引线及走线离数字芯片的距离差异会带来不同的引线或走线电感，同时大的容量能起到储能滤波的作用。因此，对数字芯片做去耦设计，特别是携带丰富高次谐波的数字电源引线，通常用大容量电容与0.1μF电容及多个0.1μF相同容值电容并联，会有更好的效果。

表贴电容器的自谐振频率相对较高，在实际应用中，它的连接线的等效串联电感也会削弱其原来的优势。表贴电容器有较高的自谐振频率是因为小包装尺寸的径向和轴向的电容的引线电感较小。根据实际经验，不同封装尺寸的表贴电容，随着封装的引线电感的变化，它的自谐振频率的变化在±（2～5）MHz之内。

插件的电容器只不过是表贴器件加上插脚引线的结果。对于典型的插件电容，它的等效串联电感平均约为0.98nH/mm。表贴电容器的等效串联电感平均为1nH。综合以上所述，在使用去耦电容时电容的等效串联电感是需要重点考虑的。表贴电容器比插件电容器在高频时有更好的效能，就是因为它的等效串联电感很低。

既然等效的串联电感是引起电容在自谐振频率以上失去其应用的主要因素，那么在实际电路应用中，必须将PCB中电容的连接线电感包括过孔等影响因素都考虑进去。在某些电路中，如果工作频率很高，而且频率要比电容在电路中呈现的自谐振频率范围高很多，那么就不能使用该电容。

比如，一个0.1μF的电容不适合给100MHz时钟信号去滤波，而0.001μF电容在不考虑引线及过孔的电感情况下，就是一个很好的选择。这是因为100MHz及其谐波已经超过了0.1μF电容的谐振频率。

在实际应用中，一般选择瓷片电容，超小型聚酯或聚苯乙烯薄膜电容也是可以的，它们的尺寸与瓷片电容相当。还有一种三端电容，因为电容引线电感极小，所以它可以将小瓷片电容的频率范围从50MHz以下扩展到200MHz以上，这对抑制较高频段的噪声是很有用的。要在较高频段或更高的频段获得更好的滤波效果，特别是保护屏蔽体不被穿透，必须使用馈通电容，这是三端电容的一种。

图1-4～图1-6所示分别为不同电容及容值的电容器的频率阻抗关系图，从图中可以看出自谐振频率点及其阻抗特性曲线，以供参考。

为了直观地了解三端电容的高频特性，通过图1-7～图1-9给出普通电容与三端电容的滤波效果，提供简单的应用参考依据。

PCB中电源层与地层之间的分布电容是理想的平板电容，电流一律从一边流入，从另一边流出，电感几乎为0。在这种情况下，平板电容在高频时仍然表现为容性，因此在多层板PCB设计时，电源层与地层之间形成的平板电容对高频数字电路的高频去耦具有重要意义，PCB中电源层和地层之间形成的平板电容与电源层和地层之间距离成反比，与电源层和地层的面积成正比。因此，在数字电路中增加的高频电容与平板电容之间存在并联关系，相当于电容器的并联，这样在电路中就会出现并联电容的反共谐振点。

3.电容器的并联

有效的容性去耦是通过在PCB上适当位置放置电容器来实现的。在实际应用中，两个电容并联使用能提供更宽的抑制带宽。

图1-10所示为采用一个大电容和一个小电容，比如0.1μF和100pF两个去耦电容单独使用和并联使用的曲线。由图可知，当不同电容器并联使用时，出现了一个例外的情况。假如0.1μF电容器的自谐振频率为15MHz，100pF电容的自谐振频率为150MHz。在100MHz以上，并联电容的结合阻抗有一个很大的上升，那是因为在100MHz以上，0.1μF电容变成了感性，而100pF电容仍为容性，这样在这个频率范围内就形成了一个并联谐振LC电路。

如图1-11所示，采用两个不同电容并联时，在谐振时既有电感也有电容，因此会有一个反共谐振点，在这些谐振点周围，并联电容表现的阻抗要大于它们单个使用时的阻抗，如果在这个点附近要满足EMI要求，那么这就是一个风险位置。因此，两个并联电容必须要有不同的数量级，比如0.1μF和0.001μF或者容值相差100倍以上的关系，可以达到最佳的效果。容值相差100倍以上是为了让反共谐振频率范围变得更窄一些。

为了优化并联去耦的效果，还需要减小电容内的引线电感。同时，当电容装到PCB上时会有一定值的走线电感存在。注意：这个线长包括连接电容器到平面的过孔的长度。并联去耦电容的PCB走线越短，去耦效果就越好。

另外，两个相同容值的电容器并联也可以提高去耦的效果和频率，这是因为电容器并联后等效串联电阻ESR和等效串联电感ESL减小，对于多个同样值的电容器，比如数量为n，采用并联方式使用后，等效电容变为nC，等效电感变为L/n，等效电阻变为R/n，但谐振频率不变。同时，从能量的角度考虑，多个电容器的并联能为被去耦的器件提供更多的能量。

在并联使用电容器时注意：

1）采用相同值的并联电容器将增加净电容，减少ESL和ESR，这是最重要的性质。好的设计，噪声优化会达到6dB的改进（用多个较小的电容器取代一个电容器）。

2）如果电容值是不同的，则反共振频率点将会出现。进行设计选择电容值时，使反共振不会发生在产生的信号的谐波，即开关或过渡频率点。

4.电容受温度的影响

由于电容中的介质参数受到温度变化的影响，因此电容器的电容值也随着温度变化而变化。不同介质随温度变化的规律不同，有些电容器的容量当温度升高时会减小70%以上，常用的滤波电容为瓷介质电容，瓷介质电容器有超稳定型，比如COG或NPO；稳定型，比如X7R；通用型，比如Y5V或Z5U。不同介质的电容器的温度特性如图1-12所示。

如图1-12所示，COG电容器的容量随温度几乎没有变化，X7R电容器的容量在额定工作温度范围内变化在12%以下，Y5V电容器的容量在额定工作温度范围内变化在70%以上。这些特性是需要注意的，否则会出现滤波性能在高温或低温时性能变化而导致产品及设备产生电磁兼容问题。

COG介质虽然稳定，但介质常数较低，一般为10～100，因此当体积较小时，容量较小；X7R的介质常数高很多，为2000～4000，因此较小的体积也能产生较大的电容；Y5V的介质常数最高，为5000～25000。

在设计应用中，如果设计工程师在选用电容器时，片面追求电容器的体积小，那么这种电容器的介质虽然具有较高的介质常数，但温度稳定性会很差，从而导致产品及设备温度特性变差。这在选用电容器时要特别注意，特别是在军用设备中。

5.电容受电压的影响

电容器的电容量不仅随着温度变化而变化，还会随着工作电压变化而变化，这一点在实际的电路设计应用中也要注意。不同介质材料的电容器的电压特性如图1-13所示。

如图1-13所示，X7R电容器在额定电压状态下，其容量降为原始值的70%，而Y5V电容器的容量降为原始值的30%。了解这个特性后，在选用电容时要在电压或电容容量上留出余量，否则在额定工作电压状态下，滤波器会达不到预期的效果。

综合考虑温度和电压的影响时，电容的变化如图1-14所示。

电容器的本体外表面上通常会标示出电容容量值，称为电容器的标称容量。标称容量与实际容量之间的偏差与标称容量之比的百分数称为电容器的允许误差。常用电容器的允许误差有±0.5%、±1%、±5%、±10%、±20%。

电容器在使用时，允许加在其两端的最大电压值称为工作电压，也称为耐压或额定工作电压。使用时，外加电压最大值一定要小于电容器的额定工作电压，通常推荐外加电压应在额定工作电压的2/3以下。

电容器的绝缘电阻表征电容器的漏电性能，在数值上等于加在电容器两端的电压除以漏电流，绝缘电阻越大，漏电流越小，电容器质量越好。品质优良的电容器具有较高的绝缘电阻，一般在兆欧级以上。电解电容器的绝缘电阻一般比较低，漏电流较大。

注意：电容器产生的干扰噪声问题。当电容器使用不当时会形成噪声源，比如电解电容器用作电源滤波或脉冲耦合电容。在处理微小信号的电路中，这些电容会因为漏电或其他原因（比如温度变化），而形成新的噪声源。再比如，在开关电源中的高压MOSFET器件等输入阻抗电路的旁路电容，若容量发生变化，则也会产生噪声。

6.去耦电容的设计

当器件高速开关时，高速器件需要从电源分配网络吸收瞬态能量。去耦电容也为器件和元件提供一个局部的直流源，这对减小由于电流在板上传播而产生的尖峰很有作用。

在实际电路设计中，时钟等周期工作电路元器件要进行重点的去耦处理。这是因为这些元器件产生的开关能量相对集中，幅度较高，并会注入电源和地分配系统中。这种能量将以共模和差模的形式传到其他电路或控制系统中。去耦电容的自谐振频率必须要高于抑制时钟谐波的频率。典型的，当电路中信号沿为2ns或更短时，选择自谐振频率为10～30MHz的电容。常用的去耦电容是0.1μF再并联0.001μF。

注意：对于200～300MHz以上频率的供电电源，0.1μF并联0.001μF的电容器由于引线电感及电容的充放电速率影响就不太适用了。通常在多层PCB板中电源层与地层之间的分布电容，其自谐振频率为200～400MHz，如果元器件工作频率很高，则借助PCB层结构的自谐振频率，可以作为一个大电容来提供很好的EMI抑制效果。通常一个10cm2面积的电源层与地层平面，当距离为0.0254mm时，其间电容近似为225pF。

在PCB上进行元器件放置时，要保证有足够的去耦电容，特别是对时钟发生电路来说，还要保证旁路和去耦电容的选取满足预期的应用。自谐振频率要考虑所有要抑制的时钟的谐波，通常情况下，要考虑原始时钟频率的5次谐波。

再通过在一个电路设计中计算去耦电容的方法作为参考原理进行分析，但这在实际电路中并不适用。假如，电路中有10个数据驱动器同时进行开关输出，其边沿速率为1V/ns，负载电容为30pF，电压为2.5V，允许波动范围为±2%，则最简单的一种方法就是计算负载的瞬间消耗电流，计算方法如下：

1）计算负载需要的电流和所需的电容大小。

式中，I为瞬态负载电流，单位为A；du为电压变化率，单位为V/ns；dt为电压上升沿的时间，单位为ns；C为负载电容大小，单位为nF。

将电路中的已知参数代入式（1-1）和式（1-2）。

I=Cdu/dt=30pF×2.5V/1ns=75mA

则总的电流I_TOTAL=10×75mA=750mA；其所需要的电容C=Idt/du=0.75A×1ns/（2.5×2%）=15nF。

根据上面的理论，考虑温度和电压的影响，可以取20～40nF的电容，以保证一定的余量设计。可以采用两个10nF的电容并联，以减少ESR。这种计算方法比较直观简单，但实际的效果并不是很理想，特别是在高频应用时会出现问题。比如，在电路中的电容即使其寄生电感很小，约为1nH，但根据ΔU=Ldi/dt计算其产生的瞬态压降ΔU=1nH×0.75/1ns=0.75V，这个结果显然也是不理想的。

因此，针对高频电路的设计时，需要采用另外一种更为有效的方法，在高频电路中主要分析回路电感的影响。同样应用上面的电路设计条件进行分析。

2）计算回路最大阻抗Z_MAX，低频旁路电容的工作范围F_BYPASS，高频截止频率F_K。

式中，ΔI为瞬态负载电流，单位为A；ΔU为电压的允许变化范围，单位为V；L为允许的最大电感，单位为pH；T_r为器件的边沿上升时间，单位为ns。

将电路中的已知参数代入式（1-3）～式（1-5）。

计算电源回路允许的最大阻抗Z_MAX=ΔU/ΔI=（2.5×2%）/0.75=66.7mΩ。

考虑低频旁路电容的工作范围F_BYPASS=Z_MAX/（2πL），这里假设其寄生电感为5nH。同时假定频率低于F_BYPASS时，由电路板上的大电解电容提供能量，F_BYPASS=Z_MAX/（2πL）=66.7mΩ/（2×3.14×5nH）=2.12MHz。

考虑最高的有效频率F_K=0.5/T_r=0.5/1ns=500MHz。这个截止频率代表了数字电路中能量最集中的频率范围，超过了这个截止频率将对数字信号的能量传输没有影响。因此可以计算出最大的有效截止频率下电容允许的最大电感。

L_TOTAL=Z_MAX/（2πF_K）=66.7/（2×3.14×500M）=21.2pH

电容在低频下不能超过允许的阻抗范围，可以计算出总的电容C值大小。

C=1/（2πF_BYPASSZ_MAX）=1/（2×3.14×2.12MHz×66.7mΩ）=1.2μF

通过这个计算结果可以得出使用总电容大小为1.2μF，其电容总的寄生电感为21.2pH，而常用的电容器其最小的电感可能都有1nH左右。因此，系统就需要很多的电容采用并联的方式以求在整个PCB上达到要求。从实际情况上来看，这与实际也是不相符合的。如果实际的高速电路要求很高的话，则只有尽可能选用ESL较小的电容来避免大量的电容器并联使用。

注意：实践中，去耦电容的容量选择并不严格，可以按C=1/f进行选用，f为电路频率，即10MHz频率以下选用0.1μF，100MHz频率以上选用0.01μF，10～100MHz频率之间，在0.01～0.1μF之间任意选择。

3）通常在产品IC数据手册中，对于去耦电容的选择需要满足下面的条件：

芯片与去耦电容两端的电压差ΔU=L·ΔI/Δt需要小于器件的噪声容限。

从去耦电容为IC芯片提供所需要的电流角度考虑，其容量应满足

C≥ΔI·Δt/ΔU

IC芯片的开关电流i_C的放电速度必须小于去耦电容电流的最大放电速度

di_C/dt≤ΔU/L

此外，当电源引线比较长时，瞬变电流（如果外部施加EMS干扰测试）会引起较大的压降，此时就还需要增加电容以维持元器件要求的电压值。

7.去耦电容的安装方式与PCB设计

安装去耦电容时，一般都知道使电容的引线尽可能短。但是，实践中往往受到安装条件的限制，电容的引线不可能取得很短。况且，电容自身的寄生电感只是影响自谐振频率的因素之一，自谐振频率还与过孔焊盘的寄生电感、相关印制导线的寄生电感等因素有关。实际应用中，如果仅仅追求引线短，那么不仅困难，而且可能达不到目的。当去耦电容在PCB上的位置无法实现使用很短的印制导线时，就必须加粗印制导线。

实践证明，一根长宽比小于3的印制导线具有非常低的阻抗，能满足去耦电容引线的要求。当然，还应该尽量减少过孔的数量，设计过孔时应尽量减小过孔的寄生电感问题。

8.电容旁路的设计方法

旁路在EMC领域可以理解为把不必要的共模RF能量从元器件、电路或电缆中泄放掉。它的实质是产生一个交流支路来把不希望的能量从易受影响的区域泄放掉，另外它还提供滤波器功能，通常会受到元器件的带宽的限制。因此，在某种意义上也可称之为滤波。

旁路通常发生在电源与地之间、信号与地之间或不同的地之间。它与去耦的实质有所不同，但对于电容的使用方法是一样的。在电磁兼容中，旁路还可以说得通俗一点，即它的作用通常是为了改变共模电流的路径或为共模电压提供一个额外的电流路径而存在的。

通常在进行电磁兼容的测试与整改时，在模拟电路的地与产品的地之间接旁路电容，电容值为10nF。当在进行产品电缆的EFT/B测试时，它就会改变注入干扰电流在产品内部流动的主要路径，使大部分的干扰电流从旁路电容流向大地，使流经敏感电路的共模电流大幅度减小，从而保护了敏感电路，使EFT/B的抗干扰度水平有很大提升。

注意：旁路电容的接地阻抗很重要，一定要保证很小的阻抗，如果是用PCB布线的话，则长宽比小于3的PCB敷铜走线具有很小的阻抗，在100MHz频率下小于4mΩ。

还有在进行电磁兼容的测试与整改时典型的辐射案例中，寄生在模拟电路和数字电路之间的共模电压是形成共模辐射的主要原因。在模拟电路的地与数字电路的地之间，或者在开关电源电路中隔离变压器的一二次侧之间的地之间跨接一个远比寄生电容大得多的旁路电容，就好比给共模辐射的共模电压源提供了一个额外的电流分流路径，使流入连接线电缆（连接线电缆是典型的发射天线）的共模电流减小。在电磁兼容设计中，由此可以得出旁路电容的主要作用有两个：

1）引导共模电流流向安全区域。包括引导注入电缆中的共模干扰电流流向参考接地板或大地、产品中的金属外壳、金属板等，可以让共模干扰电流流到安全的区域，使产品中的内部敏感元器件和电路受到保护。还包括将产品内部噪声电路产生的共模电流限制在较安全的区域，使EMI共模电流不流向电缆和接口。这个安全区域就是指不会产生EMC问题的区域。

2）提供一个高频的通道，既可以在直流或低频的时候实现旁路电容两端的电路隔离，又可以在高频的时候实现互连，即提供高频通路。

9.X电容和Y电容

根据电子设备使用安全电容器系列的标准IEC 60384-14—2016，电容分为X电容和Y电容。在电源电路中，交流电源输入一般分为三个端子，即相线（L）、零线（N）、地线（PE）。跨接在L-N之间的差模电容就是X电容，在电源部分跨接在L-PE和N-PE之间的共模电容就是Y电容。由于X电容具有两个输入端，两个输出端，很像X，因此命名为X电容。Y电容具有一个输入端，一个输出端以及一个公共的大地，很像一个Y，因此命名为Y电容。

X电容主要用于交流电源线的L和N之间，使用X电容后，当电容失效时，电容处于开路状态，不能产生线间短路。X电容的测试条件是：在交流电压有效值的1.5倍电压下工作100h，至少再加上1kV的脉冲高压测试。

Y电容主要用于交流电源线的L、N与地线之间，或者其他电路的公共地与外壳地之间。跨接于这些位置的电容一旦出现失效短路，就会导致电击危险，尤其是对机壳的连接，这时必须强制使Y电容的失效模式为开路。Y电容的测试条件是在交流电压的有效值的1.7倍电压下工作100h，至少再加上2kV的脉冲高压测试。

注意：Y电容的连接如果是对大地的连接就必须要满足漏电流的限值标准。

X电容又分为X1、X2、X3，主要区别在于：

1）X1电容耐高压大于2.5kV，小于等于4kV。

2）X2电容耐高压小于等于2.5kV。

3）X3电容耐高压小于等于1.2kV。

Y电容又分为Y1、Y2、Y3、Y4，主要区别在于：

1）Y1电容耐高压大于8kV。

2）Y2电容耐高压大于5kV。

3）Y3电容耐高压没有特别限制。

4）Y4电容耐高压大于2.5kV。