第1章 CMOS模拟集成电路设计概述

1.1 CMOS模拟集成电路设计的重要性与挑战

摩尔定律指出，当价格不变时，集成电路上可容纳的元器件数目，每隔18～24个月便会增加一倍，性能也将提升一倍[1]。集成电路按摩尔定律不断发展，特征尺寸从最初的几十微米发展到现在的几纳米，单颗芯片可容纳的晶体管数量越来越多，并出现了系统级芯片（也称为片上系统）（System-on-a-Chip，SoC）。SoC不仅减小了功耗、体积和成本，还提高了产品的可靠性。

CMOS集成电路工艺主要是针对数字电路优化的，不断减小的器件尺寸、线宽和间距不仅缩小了逻辑单元面积，而且还减小了逻辑门延时，同时还降低了电源电压和功耗，使数字电路在各种大规模SoC中成为信号处理的主体。

由于自然界中绝大多数信号都是模拟的，如声、光、电、压力和浓度等，人体感知自然世界也是模拟的，因此在进行数字信号处理之前需要把模拟信号转换成数字信号，即模-数转换（Analog to Digital Conversion，ADC），在进行数字信号处理之后再将数字信号转换成模拟信号，即数-模转换（Digital to Analog Conversion，DAC），ADC和DAC都需要模拟集成电路来完成。

将模拟电路和数字电路集成在一起，可以大大提高SoC的集成度，减小电子设备体积，并降低成本和功耗，这就要求模拟电路必须用CMOS工艺来实现，而且还要尽量与标准CMOS工艺兼容，这就给CMOS模拟集成电路设计提出了重要挑战。

首先是低电压设计。随着工艺进步，集成电路的电源电压越来越低，这就要求模拟电路也必须采用低电压设计技术，并最大限度地提高信号的动态范围。其次是低功耗设计，随着集成电路集成度的大规模提高，对芯片功耗的要求越来越严格，因此必须采用各种技术最大限度地降低功耗。再次是高速度，由于数字信号处理能力不断提高，信号处理速度也越来越快，这也给ADC和DAC提出了高速转换的要求。最后是高精度，对高精度的追求是个永恒的主题，而CMOS工艺可提供的工艺精度是有限的，必须采用新的电路结构和数字校准算法才能不断提高信号处理的精度。

进行CMOS模拟集成电路设计不仅要懂得电路原理，还要了解设计流程及其相关原理，并能熟练使用EDA软件完成设计，除此之外还要具有一定的设计经验。因此，要想学好模拟集成电路设计，除了学习电路理论以外，还要加强实践训练，掌握与设计流程相关的原理与方法。

本书将以CMOS模拟集成电路设计流程为主线，讲述模拟集成电路设计的流程与方法，并结合设计实例，使读者系统地学习和实践CMOS模拟集成电路设计流程，积累设计经验，为以后的深入学习打下基础。