第1章 集成电路设计概述

1.1 集成电路的发展

微电子技术是当代信息技术的一大基石。1947年美国贝尔实验室的William B. Shockley（肖克莱）、Walter H. Brattain（波拉坦）和John Bardeen（巴丁）发明了晶体管，为此他们获得了1956年的诺贝尔物理学奖。图1.1所示为代表这一具有划时代意义的点接触式晶体管的照片。

1958年12月12日，在德州仪器公司（TI）从事研究工作的Jack Kilby发明了世界上第一块集成电路（IC, Integrated Circuit），为此他在42年之后获得了2000年的诺贝尔物理学奖。图1.2所示为Jack Kilby发明的世界上第一块集成电路的照片。

以上两项革命性的发明推进人类社会进入微电子时代和信息时代。表1.1所示为1947年以来集成电路相关工艺技术、电路规模和产品的发展概况。

尽管英文中有VLSI、ULSI和GSI之分，但VLSI使用最频繁，其含义往往包括了ULSI和GSI。而中文中把VLSI译为超大规模集成，更是包含了ULSI和GSI的意义。

1965年英特尔（Intel）公司创始人Gorden E. Moore提出了著名的摩尔（Moore）定律：集成电路的集成度，即芯片上晶体管的数目，每隔18个月增加一倍或每3年翻两番。由图1.3可以看出，30多年来，以动态随机存储器和英特尔公司的微处理器为代表的两大类集成电路的规模几乎都是准确地按照Moore定律发展的。

表1.2中列出了世纪之交时美国半导体协会制定的集成电路制造技术进程路标（Roadmap）。

下面结合表1.2对集成电路技术发展趋势概括如下。

① 集成电路的特征尺寸向深亚微米发展。目前的规模化生产是0.18μm工艺，0.15/0.13μm工艺开始向规模化生产迈进，90 nm工艺正在推出。图1.4从左到右所示为按比例画出的宽度为4μm～70 nm的线条。由此，可以对特征尺寸的按比例缩小建立一个直观的印象。

② 晶圆的尺寸增加。当前的主流晶圆的尺寸为8英寸，正在向12英寸晶圆迈进。图1.5从左到右所示为按比例画出的2～12英寸的圆。由此，可以对晶圆尺寸的增大建立一个直观的印象。通过图1.6中一个12英寸晶圆与人脸大小的对比，可以对一个12英寸晶圆的大小建立一个直观的印象。

③ 集成电路的规模不断提高。CPU（P4）已超过4000万晶体管，DRAM已达Gb规模。

④ 集成电路的速度不断提高。采用0.13μm CMOS工艺实现的CPU主时钟已超过2 GHz，实现的超高速数字电路速率已超过10 Gb/s，射频电路的最高工作频率已超过6 GHz。

⑤ 集成电路复杂度不断增加。系统芯片，或称芯片系统SoC（System-on-Chip），成为开发目标。

⑥ 模拟数字混合集成向电路设计工程师提出挑战。

⑦ 集成电路器件制造能力按每3年翻两番，即以每年增长58%的速度提升，而电路设计能力每年只以增长21%的速度提升，电路设计能力明显落后于器件制造能力，且其鸿沟（Gap）呈现越来越宽的趋势。

⑧ 集成电路产业连续几十年的高速增长和巨额利润导致世界范围内集成电路生产线的大量建设，目前已经出现过剩局面。

⑨ 工艺线建设投资费用越来越高。目前一条8英寸0.35μm工艺线的投资约20亿美元，但在几年内一条12英寸0.09μm工艺线的投资将超过100亿美元。如此巨额的投资已非单独一个公司，甚至一个发展中国家所能单独负担的。

⑩ 制造集成电路的掩模很贵。根据SemaTech报告，“一套130 nm逻辑器件工艺的掩模大约需75万美元，一套90 nm的掩模将需160万美元，一套65 nm的掩模将高达300万美元”。然而，每套掩模的寿命有限，一般只能生产1000个晶圆。

⑪ 工艺线投资的高成本和设计能力的普遍落后，导致多数工艺线走向代工（代客户加工，Foundry）的经营道路。

⑫ 电路设计、工艺制造、封装的分立运行为发展无生产线（Fabless）和无芯片（Chipless）集成电路设计提供了条件，为微电子领域发展提供了条件。