1.2.2 新型三维逻辑器件

在逻辑集成电路方面，预测将经历以下发展阶段。

（1）2021—2023年，晶体管尺寸持续微缩。使用EUV光刻实现关键尺寸减小，优化FinFET几何尺寸和源漏接触结构，引入SiGe高迁移率材料、更高电导率的互连金属材料，利用ALD与刻蚀工艺等先进制造技术，提升工艺稳定性、器件可靠性，并进一步发展设计工艺协同优化（Design Technology Co-Optimization, DTCO）技术，提升器件整体效能。上述技术是在短期内低成本实现集成电路集成度和性能提升的有效手段［18］。

（2）2024—2029年，器件结构将不断发展创新。现有2.5D的FinFET将面临越来越严重的栅控和微缩挑战，完全3D的GAA器件有望在3/2nm技术节点引入成为主流的基础器件［19］。首先，GAA器件具有完全包围住的栅极结构，可将栅极的静电控制能力发挥到极致，有效改善器件开关性能。其次，通过垂直方向堆叠的GAA器件，可以增大驱动电流密度，从而更高效地提升集成度。再次，通过GAA器件的进一步三维设计和堆叠，可以形成层叠互补晶体管和垂直晶体管等结构，最终实现三维逻辑。最后，GAA器件和Ge、Si等高迁移率沟道材料结合可以实现更高能效，延伸技术生命力。

（3）2030—2035年，将在基础材料、器件结构、工作机理，以及三维集成技术方面取得变革性突破。以晶体管为基本单元，结合不同基础材料和不同功能器件，在垂直方向进行器件-器件三维堆叠的集成方案成为必由之路［20］。发展单片三维集成电路或异质集成等方法，实现逻辑-逻辑、逻辑-存储、逻辑-模拟等不同堆叠方式，获得更低系统功耗和复杂电路功能，最终达成三维的器件、设计、系统融合，实现三维大规模集成（3D Very Large Scale Integration，3D VLSI）。