1.1.3 摩尔定律和PPAC

1965年，时任仙童研究开发主任的摩尔（Gordon Moore）受邀在ELECTRONICS杂志35周年刊上撰文，发表了一篇题为Cramming more components onto integrated circuits的短文章［13］，对未来十年集成电路产业发展做出了一个疯狂的预测：器件的复杂度或器件密度将随时间指数增长，到1975年，在一个1/4in2（平方英寸1in2=645.16mm2）的半导体上的元器件数量将达到65000个。

在1975年的国际电子器件会议（International Electron Devices Meeting, IEDM）上，已经加入Intel公司（Intel Corporation）的摩尔对上述发展速度进行了修正[14]，预测单位面积集成的元器件数量将继续以每年翻倍的速度持续到1980年，而在此之后，将会略微放缓，变为每两年翻一番。基于摩尔定律和丹纳德缩放比例定律（Dennard's Scaling Law），时任Intel执行总裁的豪斯（David House）提出了摩尔定律的另外一种表述，即芯片性能每18个月翻一番。

虽然摩尔定律不是通过严谨的逻辑证明的，但他的预测自1975年以来得到了很好的延续和发展，并被冠以定律之名，如图1-1所示。也可以认为摩尔定律是一种自证预言。无论如何，摩尔定律已经被半导体行业广泛接受，指导产业的快速发展，并翻天覆地地改变了人类的数字生活：个人计算机运算速度越来越快，芯片的价格越来越低，内存容量不断增加，传感器性能不断改进，甚至数码相机中像素的数量都按照指数增多。这些信息电子技术对生产力和经济增长提供了强大的推动力，促进了产业和社会变革。

但是，摩尔定律在发展过程中也存在危机和挑战。2005年4月，摩尔曾表示这种预测不可能无限期地持续下去，必然会陷入“指数陷阱”。随着器件尺寸微缩，摩尔定律面临着晶体管尺寸存在物理极限的问题。随着器件栅长缩小到10nm以下，特征尺度只有几个原子的长度，量子力学效应将导致器件功能失效。Intel公司前首席执行官科再奇（Brian Krzanich）在2015年提出，摩尔定律在1975年的修订其实就是发展减速的先例，这是“摩尔定律在发展过程中的自然结果”。因此，集成电路的产业模式发生了巨大的变化，由过去自下而上（指由基本器件性能决定系统产品设计）的发展理念，向以应用需求为导向的自上而下的理念转变。

但是，从微处理器中晶体管数量的发展来看，摩尔定律仍保持着延续发展态势。2020年，中国台湾地区的台积电公司（Taiwan Semiconductor Manufacturing Company, TSMC）和韩国的三星电子（Samsung Electronics）公司最先进的制程已经达到5nm。根据2020年的国际器件和系统路线图（International Roadmap for Devices and Systems, IRDS）报告综述［16］，延续摩尔定律将继续在更优的电路架构、特征尺寸的微缩、高良率和更大的单元基础上发展。报告中提出，延续摩尔定律的目标是在2～3年的时间内实现以下PPAC 4个方面的提升。

（1）性能（Performance, P）：工作频率等效提升15%以上。判断芯片性能的一种通用指标是工作频率/计算速度。器件做得越小，在芯片上放置得越紧密，芯片的速度就越高，这主要是因为通过电路的电信号传输距离变得更短了。此外，也可以通过改变沟道材料、对沟道施加应力等方法来提升计算速度。微处理器芯片性能还可以通过芯片上可执行的指令数来表示，如以每秒百万条指令测算。

（2）功率（Power, P）：在给定性能的条件下，获得30%以上开关能耗的降低。芯片性能的另一个重要方面是在器件工作过程中的功耗。根据丹纳德缩放比例定律的要求，随着器件尺寸缩小，功率密度将不断增大，为了将功率值限制在120～130W范围内，工作频率不能超过6GHz。因此，自2000年以来，集成电路的功耗已成为重要的设计约束，半导体公司将晶体管的设计工作集中于降低功耗。

（3）面积（Area, A）：实现30%以上的芯片特征面积的降低。芯片的特征尺寸可以作为定义制造复杂性的指标，从1992年开始，集成电路先进技术节点的命名通常与最紧密金属层的最小间距尺寸有关。最早的定义为最紧密金属层间距的一半。在20世纪70至90年代的大部分时间里，栅极长度和最紧密的金属层间距尺寸基本相同。因此，可以用节点数字表示其密度和性能特征，随着新一代技术的引入，这些数字减小到上一代相应尺寸的70%。在20世纪90年代末期，消费者对个人计算机的需求对集成电路的发展提出了更高要求。因此，为了响应这些消费者的需求，微处理器技术的引入由3～4年周期加速到2年周期。此外，任何新技术中的栅极长度都被系统地减少到上一代的60%，以便生产出可在更高频率下工作的晶体管。在这个竞争激烈的时期，有一些公司开始对半节距（Half-Pitch）和栅极长度（Gate Length）进行平均，以获得更小数字的技术节点，从而吸引消费者。总体来说，这一个阶段的技术节点的更迭基本符合70%的微缩规律。进入21世纪以后，栅极间距（Gate Pitch）的微缩开始成为电路集成度提升的重要限制。同时，晶体管的微缩发展速度不及90年代，因为晶体管设计的主要重点已从速度转向限制功耗。特别是近几年的发展，节点定义与实际的特征尺寸和面积微缩已经发生了明显的偏离，对于3nm的器件，最紧密的金属间距仍将保持18nm以上。表1-1所示为16nm以下器件微缩特征尺寸微缩预测。

（4）成本（Cost, C）：芯片成本增加不超过30%，也就是每个芯片单元的成本降低15%以上。在1996年之前的近50年中，半导体芯片的价格持续下降。例如，1958年，一个质量低劣的Si晶体管价值大约为10美元，而现在10美元可以买到具有超过两千万个晶体管的芯片。首先，特征尺寸的减小、Si晶圆直径的增加，都有利于将更多芯片同时制备在Si衬底上，从而降低单个芯片的价格。例如，1997年，在8in Si晶圆上将特征尺寸从0.35μm减小到0.25μm，芯片的数量就可以由150增加到275，而从成本的角度来看，以几乎相同的制造成本可以生产两倍数量的芯片。其次，价格降低的另一个原因是半导体产品市场的快速增长，这种增长导致芯片制造公司的产量和经济规模很庞大，从而可以忽略人员、设备、技术研发等投入在单个芯片上的成本。

为了实现上述微缩目标，利用了新工艺、新材料、新结构创新，如应力沟道、高κ金属栅、鳍式场效应管（FinFET）等，未来还将通过高迁移率沟道、栅极全环绕场效应晶体管（Gate-All-Around FET，GAAFET）等，进一步推动低功耗、低成本、高集成度、高性能的综合提升，延续摩尔定律的发展。毫无疑问，从集成电路功能和性能的综合考虑，摩尔定律将一直有效。